YOR'

PTO: 2004-5460

Japanese Published Unexamined (Kokai) Patent Publication No. S57-24168; Publication Date: February 8, 1982; Application No. S55-99207; Application Date: July 18, 1980; Int. Cl.³: H04N 1/40 G06F 15/20 G06K 9/36; Inventor: Koichi Ejiri; Applicant: Ricoh Co., Ltd.; Japanese Title: Konboryuusyon Shori Kairo (Convolution Processor Circuit)

Specification

Title of Invention

Convolution Processor Circuit

2. Claim

A convolution processor circuit that performs a filtering based on a convolution calculation using a correction function according to the dimension of a transmission function at a signal transmission system, characterized in that the correction function according to the dimension of the transmission function is developed in a small range of dimension in advance; separately determined filters are serially arranged at multiple stages.

Detailed Description of the Invention

This invention pertains to a convolution processor circuit that performs a filtering of an image signal to improve the recovery of the original image.

For example, when an image signal read by scanning and sampling the original image on the input side at a pixel unit as in an image input/output device such as a facsimile is transmitted to the output side, the image signal is made smooth due to an

BEST AVAILABLE COPY

effect of the transmission function of the transmission system. Because of this, a reception signal needs to be corrected on the output side to recover to the original image signal by applying a convolution.

More specifically, as shown in Fig.1 (a), an input signal f(t) is smoothed to a signal as indicated by g(t) on the output end due to an effect of a transmission function h(u) of the transmission system. The relation between these functions is indicated by the following formula:

$$g(t) = \int_{0}^{\infty} h(u) \cdot f(t-u) du \qquad \dots (1)$$

In order to recover the smoothed signal g(t) to the original signal, an arithmetic process as indicated in the following formula is executed using a correction function c(u):

$$\widehat{f}(t) = \int_{-\infty}^{\infty} c(u) \cdot g(t-u) du . \qquad ...(2)$$

In this case, (i) represents a recovery signal.

If the signals f(t) and g(t) are quantified digital signals, the relation between the formulas (1) and (2) is given by the following formulas:

$$g(i, j) = \sum_{k=-n}^{N} \sum_{\ell=-n}^{K} h(k, \ell) \cdot f(i+k, j+\ell) \cdots (3)$$

$$f(i, j) = \sum_{k=-n'}^{n'} \sum_{\ell=-n'}^{n'} c(k, \ell) \cdot g(i+k, j+\ell) \cdots (4)$$

The arithmetic process based on the formulas (1) to (4), more specifically, a multiplication operation of the signals on a time axis is called a convolution by filtering.

A convolution signal is usually indicated by "*."

When the convolution process is carried out, as the dimension of the transmission function h(u) becomes larger as shown in Fig.1 (b), the range of the correction function

c(u) is expanded more. Thereby, correction ranges M' and N' of the smoothed signal g (i, j) become larger at the application of the formula (4).

Fig.2 (a) and (b) indicate an example of the transmission function h corresponding to the formula (3) and an example of the correction function c corresponding to the formula (4), respectively.

A circuit structure as shown in Fig.3 is conventionally used so as to execute this type of convolution in detail.

More specifically, by shifting digital image signals DBS each by a single pixel portion, which are successively coming from the outside at a pixel unit, at a shift register unit comprising shift registers SR_{11} to SR_{MM} by a portion of a single pixel with a M x M structure and line shift registers LSR_1 to LSR_{M-1} for a single line delay, image information within a specific pixel region is extracted in a part comprising the shift registers SR_{11} to SR_{MM} . An arithmetic process according to the formula (4) is executed at a computer OPC (in this case, it is set at M'=M and N'=M) based on each content (refer to Fig.2 b) of data g (i+k, j+l) relating to the concentration level of each extracted pixel and a correction function c (k, l) stored in a memory ROM in advance.

In detail, at the computer OPC, the product of the data content of the shift register SR_{11} and a correction value at c (1, 1), the product of the data content of a shift register SR_{12} and a correction value at c (1, 2), and similarly all the products of the data contents of respective shift registers SR and values of correction functions c (k, l) presented at address corresponding to the data contents are obtained. Adding these results, a processing signal \hat{f} (i, j) is output.

However, at the convolution process using these circuit components, when the dimension M x M of the transmission function h (K, l) is large, the arithmetic size at the computer OPC increases according to the dimension to complicate the circuit components, increase the processing period, and to increase the capacity of the memory ROM.

The present invention is produced in consideration of these disadvantages and to offer a convolution processor circuit that is capable of setting the application range as needed by properly combining multiple units according to the dimension of the transmission function and of realizing a high speed processing by simplifying the entire circuit components.

A working example of the invention is described hereinbelow with reference to the attached drawings.

If the formula (4) is represented by convolution symbols, the following formula is given:

The correction function c becomes the following formula:

Therefore, when the formula (5) is substituted for the formula (6), the signal can be rewritten so as to be the following formula:

In other words, the function c of the formula (5) having a larger dimension can be represented by a function c_1 , c_2 , c_3 ...or c_n having a smaller dimension as shown in the formula (7).

Focusing on this point, the convolution processor circuit of the invention executes the arithmetic process based on the formula (7) by serially arranging smaller filters having correction functions c_x (x=1, 2, 3, ..., n) with a smaller dimension at n stages, which are obtained by dividing a single convolution filter with a large correction function c dimension into n pieces.

Fig.4 illustrates an example of the components of the convolution processor circuit by the invention. In this case, a single processor P (a small filter) is constituted such that the correction range of the smoothed signal g(i, j) becomes a pixel region with a 3×3 structure. Multiple processors P_1 to P_n are serially connected at multiple stages.

More specifically, each processor P is comprised of the following components: a shift register unit consisting of shift registers SR_{11} to SR_{33} each by a single pixel portion, which extract digital image information in a specific pixel region with a 3 x 3 structure and line shift registers LSR_1 and LSR_2 ; a memory ROM wherein a correction function c (k, l) according to the correction range with the 3 x 3 structure is stored in advance; and a computer OPC that performs a calculation obtain the sum of products for the aforementioned convolution according to the data g (i+k, j+l) pertaining to the concentration level of each extracted pixel. When such a standardized processor with the same constitution is serially provided at multiple numbers, a wide range of application is possible.

At the time, the content of each memory ROM_1 to ROM_n within each processor P1 to Pn, more specifically, the value of each correction function c_1 to c_n at the formula (7) is determined as described below according to the number n of the processors P to be used.

If c_1 to c_n are defined as correction filters with the 3 x 3 structure, $c_1 * c_2 * c_3 * \cdots * c_{n-1}$ become a filter having a size of (2n-1) x (2n-1). If the element of this filter is indicated by $a_{1,1}^{(2n-1)}$ and if the element of c_n by $a_{1,1}^{(3)}$, the following formula is established:

$$a \stackrel{\text{(2n+1)}}{\text{(i, j)}} = \sum_{k=1}^{3} \sum_{\ell=1}^{2} a \stackrel{\text{(3)}}{\text{(k, \ell)}} \cdot a \stackrel{\text{(2n-1)}}{\text{(3+i+k, -3+j+\ell)}} \cdots (8)$$

Relations $1 \le i \le 2n+1$ and $1 \le j \le 2n+1$ are obtained. If m and n of

take values except for 1 to 2n-1, $a^{(2n-1)}_{m} = 0$ is defined.

Accordingly, by lowering a dimension 2n+1 of the filter to a dimension 2n-1 and further continuously apply a similar procedure using the formula (8), a numerical value of each filter of c_1 to c_n at the formula (7) is obtained.

Fig.5 illustrates numerical values of filters when the correction function c of Fig.2 (b) is developed into correction functions c₁ and c₂ with two dimensions.

When the data signal smoothed with the transmission function at the signal transmission system is recovered at the convolution process, the convolution processor circuit of the invention the small filters having the small range of correction functions in advance are serially arranged at multiple stages as needed according to the dimension of

the transmission function, in lieu of the single convolution filter having the correction

function according to the transmission function, thereby giving the same function. These

small filters are standardized to simplify the entire circuit structure, thereby simplifying

the arithmetic content at each small filter to achieve a high speed processing.

Brief Description of the Drawings

Fig.1 (a) and (b) individually illustrate a convolution process according to the

dimension of a transmission function at a signal transmission system in the form of a

wave. Fig.2 (a) illustrates an example of the transmission function, and Fig.2 (b) an

example of a correction function. Fig.3 is a block diagram illustrating prior art

convolution processor circuit. Fig.5 is a block diagram illustrating a convolution

processor circuit as in a working example of the invention. Fig.5 illustrates each

correction function when the correction function of Fig.2 (b) is developed into two

dimensions.


SR...Shift register

LSR...Line shift register

OPC...Computer

P...Processor (small filter)

7



U.S. Patent and Trademark Office Translations Branch 9/16/04 Chisato Morohashi

SAIK PATENT OFFICE

esp@cenet document view

1/1 ページ

CONVOLUTION PROCESSING CIRCUIT

Patent numbers

JP57024168

Publicution date:

1982-02-08

Inventor:

EJIRI KOICHI

Applicant

RICOH CO LTD

Classification:

- International:

H04N1/40; G06F15/20: G06K9/36

- curopean:


Application number:

JP19800099207 19800718

Priority number(s):

Abstract of JP57024168

PURPOSE: To make the applied range free, by making a convolution processing circuit unit and sultably combining a plurality of units according to the spread of transfer functions. CONSTITUTION: A plurality of processors P1-Pn are in series connection with multistage. Each processor consists of a shift register section which consists of shift registers SR11-SR33 and line shift registers LSR1, LSR2 for one video element's share picking up a digital video information in, e.g., 3X3 constitution specific video element area, memory ROM stored with correcton function according to the correcting mage of 3X3 constitution, and operation device OPC performing the product sum operation for the convolution according to the data relating to the density level of each video element picked up at the shift registers SR11-SR13 and to the memory content. The application with a broad range can be made by providing the processors in series by the number required for the spread of a transfer function.



Data supplied from the esp@cenet database - Worldwide

SAIK PATENT OFFICE



® 日本國特許庁 (JP)

切符許出願公開

Φ公開特許公輟(A)

昭57—24168

DInt. Cl.3		
H	04 N	1/40
G	06 F	15/20
6	nis K	0/26

四公開 昭和57年(1982) 2月8日

発明の数 智度研求 未請求

(全 5 頁)

❷コンボリユーション処理回路

3014

酹 BZ 55--99207

砂田

颐 昭55(1980) 7月18日

00発 江尻公--

東京都大田区中馬込1丁目3番

6 号株式会社リコー内

の出 願 人 株式会社リコー

東京都大田区中馬込1丁自3番

6号

垂 人 弁理士 局井滑

発明の名称

コンポリユーション処理国路

券許規念の電器

信号伝護派における伝達機数の広がりに応じた **特圧函数を用いてコンポリューション復算による** フィルタリングを行なわせるものにおいて、予め その伝統関数の広がりに応じた特正論教を小庭園 のデイメングヨンで設明させてそれぞれ央足した **小フイルタを多段に直列に配設するようにしたこ** とを各徴とするコンポリューション処理図路。

発明の辞組な説明

本発明は、返価律の復元性を良くするための順 Q信号のフイルタリング処理を行なわせるコンボ リユーション処理内的に関する。

一依に、例えばファクシミリなどの園で入出力 **徳政において、入刀側で原循語管を阅求単位で定** 受,サンプリングすることによつて破取つた面像

信号をその出力傾へ送る際、その伝達系の伝達領 姓の影響によつて歯像像身が平角化されてしまい、 そのため出力質で受信信号を補正してもとの資金 ダラに 復元させるコンポリューションを行なわせ ら必要がある。

てなわち、 常1回(4)に示すように、 入力信号 £(t) は伝達系の伝達関数 ムiú) の影響によつで出方 帽で 8(t) 化宗されるような信号に平荷化されてし まう。これら舌吸数の順係は、次式によつて姿き

このよう以平滑化された信号 s(t) をもとの信号 f(t) に極元させるには、 诸正版数 c(u) を用いて次 犬の鼠鼻処理を実行させるようにしている。

$$\widehat{I}(t) = \int_{-\infty}^{\infty} c(u) \cdot \mathbf{g} (z - u) du . \qquad ...(2)$$

ととで、 (14) は復元保守を扱している。

また、前配信号 1(1) および 3(1) が査子化された デジタル何号であれば、(1)、(3)类の関係はそれぞ れ次式によつて与えられることになる。

08/25/04 15:35 FAX 216 621 6165 SAIK PATENT OFFICE

> $g(i, j) = \sum_{k=-1}^{n} \sum_{i=0}^{n} g(k, i) + f(i+k, i+d)$...(3) 个(i, j) = 三 (c. s · g (i+k, j+s ···(a)

このような()~(4)にしたがう食草処理、すなわ **万潯閩雄上での信号の推搡作をフィルタリングに** よるコンポリユーションと呼び、途常コンポリユ ―ション記号を「≠」で供している。

生だ。このようなコンポリユーション処理を行 なわせるに除して、補1図[0]に決すように、伝達 関数 b(v) の広がりが大きくなると、それに応じて 南正旗をciu) の名用も広がり、前配(4)式の基用時 には平滑化された低号を(Ĺ, j) の格正処因並ん N′ が大きくなつてしまう。

なな、毎2四回に同天に対応する伝達院教との 1例を、また河辺回は仏犬に対応する権正関政な の1例をそれぞれ示している。

佐米、この種のコンポリユーションを具体的に 実行させらため、無3回に示すような回路構成に よるものが用いられている。

ずなわち、外配から囲業単位で順次送られてく

それらの病気を加雪して心理信分(しょう)を 出力をせることになる。

しかし、とのような過必体配によつてコンポリ ユーション奶塩を行なわせるようにすると、伝達 過感 Þ (k、l) の広がり MFMが大きいときに はそれに応じて痕筆器OPC における復算費が増 大してその巡路専民が領籍化するばかりでなく。 その山里時間が赴くなつてしまうとともに、メモ y BOM の否則が対大してしまうという間視があ ٠,

水発明はこのような点を考慮してなされたもの で、コンポリユーション処態値略をユニフト化し。 伝達関係の広がりに応じて仮収のユニットを適宜 観合せるようにすることに上り避用処照を目在に するととができるとともに、全体の回答群成を手 **帆化して高速処期を契続させることができむよう 化したコンボリユーション処理回路を提供するも** のである。

以下、婚付巡阅を参照して本提明の一選店的に ついて中述する。

特別的57-24168(2)

るタジタル南側信号DBS をリメは項訊の各1回 表分のシフトレジスタ 8 R 11 ~ 5 B mg および 1 ライン選延用のラインシフトレジスタ LSB, ~ TBR_{H-1} からなるシフトレジスタ都で1塡業分 ずつ巫衣シフトさせることにより、そのシフトレ ジスタ 8R n 一郎 im からなる部分に特定原式領域 内における商庫情報を抽出させ、その抽出された 各画素の模型レベル化防するゲークョ (i+k, j+6) とメモリ90m に子め記憶させている補正限数で (k. 8) い各内容 (年2日・b 章順) とにもと づき。疾其者 OPC にないて前記(4)女にしたかう 演算処理を行なわせる上うに得思されている (こ とではw-m、ヾ-M として食足している)。 具体的には、その食質器OPC において、シフト レジスタ8年以 のデータ内容となくし、1) に立 ける補正雄との様、シフトレジスタBRis のデー タ内容とも(1.2)における希正値との機、以 下阿保化単×Hの領域内における各シフトレジス まま のアータ内容とそれに対応する丁ドレスに ある相正関数 c 〈 b 。 d)の復との機を全て求め、

いま、前税(4)式をコンポリスーション比号を用 いて必ずと、次式化よつて与えられる。

> --- (5) ?- E * C

また、補圧関数なは次式のようになる。

c = c1 * c2 * c3 * ... * c2 したがつて、何式を切太に代入すれば、復元 付号でを次式のように書き換えることが可能に SE A.

介m g* (c . *c * * c * * · · * c n)

-((··· ((g*c L) \$c z) \$ ···) \$c a ···(7) ▼なわち、切式の大きいデイメンジョンをもつ た関域でを何栄のよう化小さいデイメンジョンを ・もつた歯殻 cj, ca, cs, つ, cz で鉄すことができ るひとになる。

本格明によるコンポリユーション低級組路に、 この点に食目して、大きな特正関数cの広がりを 6つた1つのコンポリユーションフィルタの代わ りに、それをヵ分割した小さな広がりの細正例政 cg (x=1,2,5,m, a) をもつた外フイル タを五段に因列に記することによつて、前記(?)式 火) 19:23 SAIN PATENT OFFICE

特階級57-24168(9)

にちらづく 収集処理を実行させるようにしたもの である。

係4回は本会明によるコンボリユーション処理 回路の一切成例を示すもので、との場合は1つの アロセンザア (小フィルタ) として、子者化され だ借号は(1, 1) の様匠範囲が3×3 様成の形 教徴域となるように設定したもので、収扱のプロ センサア1 ー Pa を多数に直列接続させるように

Tなわち、モブロセツサドはそれぞれ3×3の 成の特定調素領域におけるデジタル画像情報を抽 出する名1 概象分のシフトレジスタ8211~8R LL およびラインシフトレジスタ18R LL、18R LL 加ら なるシフトレジスクがと、3×3時成の特圧観視 に近にた神正規故に(k、4)が子め配達された メセリROM と、そのメモリ内容とシフトレジス タ8X LL~8R LL でれぞれ施出された各前来の 機能レベルに関するデータ8(1 + k、1 + 4) とに応じて前述のコンポリューションのための相 和個質を行なわせる複異録の20 とからなつてお

したがつて(8)式を利用して、フィルチのデイメンジョン2 a+1を 2^{a-1} K下げ、よらに同様の手供まを延けて行なわせることによつて血配例式における c₁ で、の各フィルチの数値が求められる。

なお、無多的は悪る図例に示した相正的故 cを 2つの小ディメンジョンの根正知故 cz. cz に展 明したときの存フィルタの数値をそれぞれ示して いる。

以上、本名明によるコンボリューション処理的 略にあつては、何号伝達系における 伝達関数によって中令化されたデータ信号をコンボリューションのほに立て復元させる点。 その伝 規則数でおしてでは、一ションフィルタの代わりに、 予めい 返回でいる ではなができる たせた 小フィルタを その 伝 変 関 敬 の に なりに で で 寛 社 多様に 軍 列に に 飲む こと し たもので、 それら 多小フィルタ を 規 係 化 さ と と と か で き て 全 休 の 図 時 飛 成 が 単 終 化 さ と と と と か で き て 全 休 の 図 時 飛 成 が 単 終 化 さ れ る と と と か で き て 全 休 の 図 時 飛 成 が 単 終 化 さ れ る と と も

り、このような根本化された同一角成のプロセツ サを伝達機成り (k, s) の広がりに応じた多様 な数だけ違列的に発ければ広範囲での適用が可見 となる。

その数、使用するプロセフサPの数なに応じて、 モガ PれのプロセンサP. ~ P. 内における各メ モリ NOMI ~ BOMB の内容すなわち切式にお ける発達正慮数で、~ c. の低を以下のようにし て決定する。

いま、 $c_1 \rightarrow c_2$ そそれぞれ 3×3 構成の相正 フィルタとすると、 $c_1 \times c_2 \times \cdots \times c_{n-1}$ は (2n-1) たん (2n-1) の大きるのフィルタとなる。このフィルタの概念を(2n-1) で表し、 c_2 の表表を(2n-1) で表し、 c_3 の表表を(2n-1) で表し、 c_4 の表表を(2n-1) で表し、 c_5 のとなる。

に、6小フイルタでの夜葉内野が間中には少な馬 遠のほを行なわせることができるようなない。 うせれた別点を有している。

西面の咆撃な化明


第1 監例。他はそれぞれ付きを選系における後 通問效の広がりに応じたコンポリューション処理 状態を成形的に示す例、第2 監例は伝達機械の一 概を示す感、四国(D)は補圧関数の一例を示す感、 第3 監は従来のコンポリューション処理回帰のプ ロック環接咽、 44 国は本発明の一共雇例による コンポリユーション処理回路を示すブロック解点 図、 第5 国は単2 返(D)に示す補正対数を2 つのホ デイノンジョンに設備させたときの各種圧減效を それぞれ余す数である。


BR …シフトレジスタ IBR …ラインシフト レジスタ OPC …頂盆器 P…アロセンナ (小フイルタ)

出风人代纸人 息 井 荷

物開銀57-24168(4)


第3図





SAIKY PATENT OFFICE

持衛昭57-24168(5)



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.